在刚刚落幕的巴黎 RAISE AI 大会上，有观点引发热议：EDA（电子设计自动化）正逐渐向 IP 业务转型，对验证模块或芯片组装流程的依赖将大幅降低。不过，这一说法显然过于极端。SEMI 电子设计市场数据报告执行发起人 Walden Rhines 指出，类似观点并非首次出现，但从未被现实印证。即便如此，他也强调：“IP 的影响力已毋庸置疑。”
近期行业动态更是印证了这一点 —— 无论是市场数据的亮眼表现、IP 领域频发的并购案，还是技术突破的持续涌现，都在诉说着 IP 业务的 “炙手可热”。而嗅觉敏锐的行业巨头们，早已纷纷入局，掀起新一轮竞逐。
半导体 IP（知识产权）是芯片设计的 “预制模块”，包含预先设计并验证的关键组件，如内存控制器、处理器内核、接口协议等，是集成电路开发的核心支撑。
行业机构 IPnest 的数据显示，2024 年全球半导体设计 IP 市场规模达 84.916 亿美元，较 2023 年的 70.625 亿美元增长 20.2%，创历史新高。其中，有线接口 IP 和处理器 IP 表现尤为突出，增速分别达 23.5% 和 22.4%。
从市场格局看，头部效应持续强化：2024 年全球设计 IP 市场 Top 10 厂商合计营收 70.89 亿美元，同比增长 22.8%，市场份额从 2023 年的 81.7% 升至 83.7%。ARM 与 Synopsys 两家企业合计占据 66% 的份额，较 2023 年提升 4.5 个百分点；前四大供应商（ARM、Synopsys、Cadence、Alphawave）更是垄断了 75% 的市场（2023 年为 72%）。
技术突破成为增长核心引擎：
有线接口 IP：作为市场增长的主要驱动力，其发展与 Chiplet（芯粒）技术深度绑定。Chiplet 如同 “芯片积木”，将预先生产的功能裸片通过 3D 集成等技术封装为系统芯片，既平衡了计算性能与成本，又提升了 IP 模块的复用性和经济性。不同功能的 IP（如 CPU、存储器）可采用不同工艺生产，实现 “最优配置”，为 IP 供应商拓展了商业空间。
处理器 IP：RISC-V 架构的崛起注入新活力。作为开源指令集架构，RISC-V 免费开放、模块化设计的特点，打破了传统专有架构的壁垒，可灵活适配物联网、AI、嵌入式控制等场景，被视为继 x86 和 ARM 之后的第三大主流架构。其生态系统正快速扩张，涵盖工具链、软硬件 IP，推动全球芯片设计创新。
IPnest 预测，受益于 AI、大数据和 5G 的普及，2024-2029 年设计 IP 市场将延续 20% 左右的高增速，高性能计算和先进接口 IP 的需求将持续旺盛。
面对 IP 市场的巨大潜力，此前布局较少的行业巨头正加速补位。
格罗方德：作为晶圆代工大厂，其于 7 月 8 日宣布收购 AI 与处理器 IP 供应商 MIPS。此举将使其获得基于 RISC-V 的自有处理器 IP，包括通用 CPU、AI 推理加速 IP 及传感器技术。MIPS 的 RISC-V 产品线覆盖通用 / 实时处理内核、AI 边缘专用内核，可在低功耗下支撑计算密集型任务。格罗方德表示，收购旨在为客户提供 “即用型” 计算 IP，加快产品上市，而非转型为处理器开发商。这也使其成为首家基于 RISC-V 提供计算 IP 的代工厂，增强了对新客户的吸引力。
西门子：作为 EDA 领域的后起之秀，西门子正通过构建 IP 联盟突破竞争壁垒。其 EDA 部门已深化与 Alphawave 等专业 IP 公司的合作，并接触多家新兴 IP 初创企业，目标涵盖神经网络处理器（NPU）、AI 加速器、高速接口等领域，打造集成化 IP-EDA 平台。业内认为，西门子试图通过 “EDA+IP” 组合弯道超车，与 Synopsys、Cadence 形成差异化竞争，尤其瞄准三星、台积电等行业巨头的需求。
早已布局 IP 业务的头部企业，则在不断加码，巩固优势。
Cadence：4 月宣布收购 Arm 的 Artisan 基础 IP 业务，涵盖标准单元库、内存编译器等，进一步完善其 IP 产品线（包括协议接口、SerDes、嵌入式安全 IP 等）。Cadence 高管表示，此次收购将助力其切入基础 IP 市场，并推动设计服务和小芯片业务增长。公司 CEO 强调，在 3D-IC 和 AI 浪潮下，IP 已成为最大研发团队之一，将持续加码物理 IP、接口 IP 及嵌入式处理器 IP（如 Tensilica）。
高通：6 月以约 24 亿美元收购半导体 IP 大厂 Alphawave，后者在高速互联 IP（SerDes 技术，支持 PCIe、CXL 等协议，传输速率达 112Gbps-224Gbps）领域领先。此次并购旨在强化高通在数据中心市场的布局，加速 AI 推理等应用的扩张。高通 CEO 称，Alphawave 的技术将与自研的低功耗 CPU、NPU 形成互补，推动 “下一代连接计算性能”。
Synopsys：通过整合工具链、验证平台与定制 IP，加码 RISC-V 生态。其推出覆盖嵌入式到高性能计算的 RISC-V 处理器 IP 家族（如 ARC-V、RPX），并与 EDA 工具、硬件验证平台深度融合，为客户提供 “IP + 工具 + 验证” 的完整解决方案，降低 RISC-V 采用门槛，巩固在新兴生态中的地位。
半导体 IP 的战略地位正发生根本性转变：20% 的年增长率彰显其经济价值，而 Chiplet、RISC-V 等技术则重塑着应用模式与创新路径。无论是 Cadence、Synopsys 等先行者通过 IP “护城河” 扩围，还是高通、格罗方德等后发者通过并购补位，都印证了一个事实 —— 掌握核心 IP 已成为半导体产业竞争的关键，其影响将深刻重塑未来行业格局。
